新闻资讯

首页 > 新闻资讯 >技术应用

电源如何设计才能避免传导EMI问题

来源:雄盛鑫  发布时间:2014-07-01  浏览次数:885

关键词:EMI电源设计

大部分传导 EMI 问题都是由共模噪声引起的。而且,大部分共模噪声问题都是由电源中的寄生电容导致的。

我们着重讨论当寄生电容直接耦合到电源输入电线时会发生的情况

1. 只需几 fF 的杂散电容就会导致 EMI 扫描失败。从本质上讲,开关电源具有提供高 dV/dt 的节点。寄生电容与高 dV/dt 的混合会产生 EMI 问题。在寄生电容的另一端连接至电源输入端时,会有少量电流直接泵送至电源线。

2. 查看电源中的寄生电容。我们都记得物理课上讲过,两个导体之间的电容与导体表面积成正比,与二者之间的距离成反比。查看电路中的每个节点,并特别注意具有高 dV/dt 的节点。想想电路布局中该节点的表面积是多少,节点距离电路板输入线路有多远。开关 MOSFET 的漏极和缓冲电路是常见的罪魁祸首。

3. 减小表面面积有技巧。试着尽量使用表面贴装封装。采用直立式 TO-220 封装的 FET 具有极大的漏极选项卡 (drain tab) 表面面积,可惜的是它通常碰巧是具有最高 dV/dt 的节点。尝试使用表面贴装 DPAK 或 D2PAK FET 取代。在 DPAK 选项卡下面的低层 PCB 上安放一个初级接地面板,就可良好遮蔽 FET 的底部,从而可显著减少寄生电容。

有时候表面面积需要用于散热。如果您必须使用带散热片的 TO-220 类 FET,尝试将散热片连接至初级接地(而不是大地接地)。这样不仅有助于遮蔽 FET,而且还有助于减少杂散电容。

4. 让开关节点与输入连接之间拉开距离。见图 1 中的设计实例,其中我忽视了这个简单原则。

EMI电源设计图

我通过简单调整电路板(无电路变化),将噪声降低了大约 6dB。在有些情况下,接近高 dV/dt 进行输入线路布线甚至还可击坏共模线圈 (CMC)。


上一篇: 如何让低功耗MSP430的功耗更低?
下一篇: TI 德州仪器公司(Texas Instruments Incorporated)
首页|关于我们|产品中心|库存查询|服务范围|新闻资讯|联系我们

© 2014-2017 深圳市雄盛鑫电子有限公司  
网站制作:亚网互联    

一站式电子元器件采购及IC配套服务专家-雄盛鑫
IC库存,IC现货,最新IC现货,电子元器件采购, IC采购网,低通滤波器,IC一站式采购,IC现货一手货源
电话:0755-82703001,0755-82703001地址:深圳一部福田区中航路国利大厦A座13楼1317